（半导体功率器件可靠性教育部工程研究中心 供稿）在后摩尔时代，硅基晶体管微缩逼近物理极限，短沟道效应、漏电流等问题日益突出，二维半导体成为亚 1nm 先进制程的核心方向。由于长期受困于高性能 p 型材料缺失、异质转移工艺复杂、良率低三大痛点，二维 CMOS 电路产业化始终受阻。
近日，贵州大学王旭-王一团队联合复旦大学包文中-孙正宗团队，在二维半导体掺杂与互补逻辑电路集成领域取得重要突破，成功攻克二维 p 型半导体掺杂行业难题，实现 p 型与 n 型掺杂二维 WSe₂的同质单片集成，彻底打通二维 CMOS 电路产业化制备核心链路。相关成果以Monolithic integration of p- and n-type doped 2D WSe₂ for wafer-scale complementary logic circuits为题，发表于国际顶级期刊《Nature Communications》，为进一步推动晶圆级二维逻辑电路产业化提供了 “中国方案”。
针对二维 WSe₂电路架构与工艺实现两大核心痛点，联合团队创新研发可控掺杂与选区图案化一体化技术，构建全流程自主可控的二维 CMOS 制备体系。在载流子调控层面，精准引入 WO₄与 N (CH₃)₄两类掺杂剂，基于界面电荷转移机制，实现单层 WSe₂载流子类型（p/n 型）与浓度的精准可控调节，从根源解决 p 型半导体性能短板问题；在图案化集成层面，开发硬掩膜选区掺杂工艺，在同一WSe₂基底上完成 p 型与 n 型沟道的精准选区制备，彻底摒弃传统异质材料转移步骤，从根本上规避界面污染、器件均匀性差、良率低等产业化瓶颈，实现晶圆级同质顶栅 WSe₂ CMOS 电路阵列的高良率制备。同时，结合第一性原理计算与器件模拟，团队深入揭示界面电荷转移诱导载流子极性翻转的物理机制，充分验证该掺杂体系的稳定性与可靠性。
依托核心工艺突破，团队在晶圆级尺度上成功构建完整 CMOS 逻辑门单元阵列，涵盖反相器、NAND、NOR、XOR 及 MUX 等核心器件，电学性能测试数据达到国际领先水平：电压增益高达 396 V/V，具备极强信号驱动能力；静态功耗低至 30 pW，较传统 NMOS 单一架构电路功耗大幅降低，适配现代芯片超低功耗需求；噪声容限达 92.1%，可保障电路在复杂工况下的高抗干扰能力。该系列性能指标全面验证单片 p/n 掺杂技术的实用性，标志着二维 WSe₂ CMOS 电路已具备产业化核心性能条件。
该研究是二维半导体从基础研究迈向产业化的关键里程碑，产业价值与战略意义突出。在技术体系层面，摒弃传统离子注入与异质转移旧路径，建立一套高良率、高均匀性、与硅基 CMOS 工艺兼容的二维 WSe₂同质 CMOS 制备体系，解决二维芯片产业化核心卡点；在产业应用层面，结合短沟道器件、低接触电阻及高 k 介质集成等二维半导体最新进展，该策略有望突破当前热稳定性与工作频率瓶颈，加速推动二维半导体在亚 1nm 先进制程、超低功耗逻辑器件及柔性电子等领域的规模化应用，为我国在先进制程芯片领域实现 “换道超车” 提供核心技术支撑。
该项工作由复旦大学、贵州大学、半导体功率器件可靠性教育部工程研究中心、绍芯实验室等单位联合完成。通讯作者为贵州大学王旭教授、复旦大学孙正宗研究员和包文中研究员。复旦大学博士生胡焱、曾事成和贵州大学正高级实验师王一为论文第一作者。研究工作得到了国家重点研发计划、国家自然科学基金、上海市科学技术委员会、贵州省科学技术基金等项目的资助。
编辑：王一
责编：张羽岚
编审：王珂